环球头条：5V转3.3V电平的19种方法技巧

技巧一：使用LDO稳压器，从5V电源向3.3V系统供电

标准三端线性稳压器的压差通常是【shì】 2.9-22.0V。要把 5V 可靠地转换为 3.3V，就不能【néng】使【shǐ】用它们。压差【chà】为几百个【gè】毫伏的低压降【jiàng】 （Low Dropout， LDO）稳压器，是【shì】此【cǐ】类应用【yòng】的理【lǐ】想选择。图 9-22 是基本LDO 系统的【de】框图【tú】，标【biāo】注了相应的电流。从图中可以看出， LDO 由四个主要部分组成：

(相关资料图)

1. 导通晶体管

2. 带隙参考源

3. 运算放大器

4. 反馈电阻分压器

在选【xuǎn】择 LDO 时，重【chóng】要的是要知【zhī】道如何【hé】区分各【gè】种LDO。器件的静态电流、封【fēng】装大小和型【xíng】号【hào】是【shì】重要的器件参数。根据具体应用来确定各【gè】种参【cān】数，将会得【dé】到最优的设【shè】计。

LDO的静态电流IQ是器件【jiàn】空载工作【zuò】时器【qì】件的【de】接地电流 IGND。IGND 是【shì】 LDO 用来【lái】进行稳【wěn】压的电流。当IOUT>>IQ 时， LDO 的效率可【kě】用输出电压除以输入电压来近似地得到。然【rán】而，轻载时，必须将 IQ 计入效【xiào】率计算中【zhōng】。具有较【jiào】低 IQ 的 LDO 其轻载效率较高。轻载效率的提高【gāo】对于 LDO 性【xìng】能有负面影响。静态电流较【jiào】高【gāo】的 LDO 对于【yú】线路和负载的突然变化有更快的响应【yīng】。

技巧二：采用齐纳二极管的低成本供电系统

这里详细说明了一个采用齐纳二极管的低成本稳压器方案。

可以用齐纳二极管和电阻【zǔ】做【zuò】成简单【dān】的低成本【běn】 3.3V稳压器【qì】，如【rú】图 9-22 所示。在很多应用中，该【gāi】电路可【kě】以替代 LDO 稳压【yā】器并具成本效【xiào】益。但是，这【zhè】种稳【wěn】压器对负载敏感的程度要高于 LDO 稳【wěn】压【yā】器。另外，它的能效较低【dī】，因为【wéi】 R1 和 D1 始终有【yǒu】功耗。R1 限制流入D1 和 PICmicro MCU的电流，从而使VDD 保【bǎo】持在允【yǔn】许范围内【nèi】。由于流经【jīng】齐纳二极管【guǎn】的【de】电流变化【huà】时，二极管的反向电压也将发生改【gǎi】变，所以需要仔细考虑【lǜ】 R1 的值。

R1 的选择依【yī】据是：在【zài】最大负载时——通常是【shì】在PICmicro MCU 运行且驱动【dòng】其输【shū】出【chū】为高电平时——R1上【shàng】的电压降要足够低【dī】从而使【shǐ】PICmicro MCU有足【zú】以维【wéi】持工作所需的电压【yā】。同时，在最【zuì】小负载时——通常是【shì】 PICmicro MCU 复位【wèi】时——VDD 不超过齐纳二极管【guǎn】的额定【dìng】功率，也不超过 PICmicro MCU的最大 VDD。

技巧三：采用3个整流二极管的更低成本供电系统

图 9-22 详【xiáng】细说明了一个采用 3 个整流二极管【guǎn】的更低成本【běn】稳压器【qì】方【fāng】案。

我们也可以把【bǎ】几个【gè】常规开关二极【jí】管【guǎn】串联【lián】起来【lái】，用其【qí】正向压降【jiàng】来降低【dī】进入的 PICmicro MCU 的【de】电压。这甚至比【bǐ】齐纳【nà】二【èr】极管稳压器的【de】成本还要低。这种设计的电流消耗通常要比使用齐【qí】纳二极管的电路低。

所【suǒ】需二【èr】极管的数量根【gēn】据所选用二极管的正向电【diàn】压而变化。二【èr】极管 D1-D3 的电压降【jiàng】是【shì】流经这些二极【jí】管【guǎn】的电【diàn】流的函数。连接【jiē】 R1 是为【wéi】了【le】避【bì】免在负载最小时——通常是【shì】 PICmicro MCU 处于【yú】复位或【huò】休眠状【zhuàng】态时——PICmicro MCU VDD 引脚【jiǎo】上【shàng】的电压超过PICmicro MCU 的【de】最大 VDD 值。根据其他连接至VDD 的电路，可以提高R1 的阻值，甚至也可能完【wán】全【quán】不【bú】需要【yào】 R1。二极管 D1-D3 的选择依据【jù】是：在最大负载时——通常【cháng】是 PICmicro MCU 运行且驱动其输出为高电平时——D1-D3 上【shàng】的【de】电压降要足够低从而能够【gòu】满【mǎn】足 PICmicro MCU 的最低【dī】 VDD 要求。

技巧四：使用开关稳压器，从5V电源向3.3V系统供电

如【rú】图 9-22 所示，降压开关稳压【yā】器是一种基于【yú】电【diàn】感的转换器，用来把输【shū】入电压源降【jiàng】低【dī】至幅值【zhí】较低的输【shū】出电压。输出稳压是通过控制 MOSFETQ1 的【de】导通（ON）时间来实现的。由于【yú】 MOSFET 要【yào】么处于低【dī】阻状态，要么处于【yú】高【gāo】阻状态（分【fèn】别为【wéi】 ON 和OFF），因此高【gāo】输入源电【diàn】压能【néng】够高效率地转换成较低的输出电【diàn】压【yā】。

当【dāng】 Q1 在这【zhè】两种状【zhuàng】态期间时，通过平衡【héng】电感的电压- 时间，可以建立输【shū】入和输【shū】出电压之间的关系【xì】。

对于 MOSFET Q1，有下式：

在选择电感的值时，使电感的【de】最【zuì】大【dà】峰 - 峰纹【wén】波【bō】电【diàn】流等于【yú】最大负载电流的百分之十的【de】电【diàn】感值，是个很好的初始选择。

在选择输出电容值时，好的初值是：使 LC 滤波器特性【xìng】阻抗等于负载【zǎi】电阻。这【zhè】样【yàng】在满载工作期间如果突然【rán】卸掉负【fù】载，电压过冲能处于可接受范【fàn】围【wéi】之内。

在选择二【èr】极管 D1 时，应选择额定【dìng】电【diàn】流足够大的元件，使之【zhī】能够【gòu】承受脉【mò】冲周【zhōu】期 （IL）放电【diàn】期间的电感【gǎn】电流。

数字连接

在连接两个工作电【diàn】压不同的【de】器件时【shí】，必须【xū】要知道其【qí】各自的输出、输入阈值。知道阈值之后，可根据应用的其【qí】他需【xū】求选择器件的连接方法【fǎ】。表 9-22 是本文【wén】档所使【shǐ】用的【de】输出、输入阈值【zhí】。在设【shè】计连接时，请务必参考制造【zào】商的数据手册以获得实【shí】际的阈值【zhí】电【diàn】平。

技巧五：3.3V →5V直接连接

将 3.3V 输出连接到 5V 输入最简单、最理【lǐ】想【xiǎng】的方法是直接【jiē】连接。直【zhí】接【jiē】连接需要满足以下 2 点要【yào】求：

• 3.3V输出的 VOH 大于 5V 输入的 VIH

• 3.3V输出的 VOL 小于 5V 输入的 VIL

能够使用【yòng】这【zhè】种方法【fǎ】的例子之一是将 3.3V LVCMOS输出连接到【dào】 5V TTL 输入。从表【biǎo】 9-22 中【zhōng】所给【gěi】出的值可以清楚地看【kàn】到上述要求均【jun1】满足。

3.3V LVCMOS 的 VOH （3.0V）大于 5V TTL 的VIH （2.0V）且 3.3V LVCMOS 的 VOL （0.5V）小【xiǎo】于 5V TTL 的VIL （0.8V）。

如果这两个要【yào】求【qiú】得不到满足，连接两【liǎng】个部分时就需要额外的【de】电路【lù】。可【kě】能的解决方案请参【cān】阅技巧【qiǎo】 6、7、 8 和 13。

技巧六：3.3V→5V使用MOSFET转换器

如果 5V 输入的 VIH 比 3.3V CMOS 器【qì】件的 VOH 要高【gāo】，则驱动任何这样的 5V 输【shū】入就需要额外的电路。图【tú】 9-22 所示为低【dī】成本的【de】双元件解【jiě】决【jué】方【fāng】案。

在选择 R1 的阻值时，需要考虑两个参数，即：输入的开关速度和 R1 上【shàng】的电流消耗。当把输【shū】入从 0切【qiē】换到 1 时，需要计入因 R1 形成的【de】 RC 时间【jiān】常数而【ér】导致的输【shū】入【rù】上升时【shí】间、 5V 输入【rù】的输入容抗以及电【diàn】路板【bǎn】上任何的杂【zá】散【sàn】电【diàn】容。输【shū】入开关速【sù】度可通过下【xià】式计算：

由于输入容抗和电路板上【shàng】的杂散电容是固定的【de】，提高输入开关速度【dù】的惟一【yī】途径【jìng】是【shì】降低 R1 的阻值。而降低 R1 阻值以【yǐ】获取更短的开关时间，却是以增【zēng】大5V 输入为【wéi】低电平时的【de】电流消耗为【wéi】代价【jià】的。通常，切【qiē】换到 0 要【yào】比切换【huàn】到 1 的速度快得多【duō】，因为 N 沟道 MOSFET 的导通电阻要远【yuǎn】小【xiǎo】于 R1。另外【wài】，在选择【zé】 N 沟道 FET 时，所选 FET 的【de】 VGS 应低于3.3V 输出的【de】 VOH。

技巧七：3.3V→5V使用二极管补偿

表 9-22 列出了 5V CMOS 的输【shū】入【rù】电压阈【yù】值、 3.3VLVTTL 和 LVCMOS 的输出【chū】驱动电压。

从上表看出【chū】， 5V CMOS 输入【rù】的高、低输入电压阈值均比 3.3V 输出的阈值高约一【yī】伏。因【yīn】此，即使来自 3.3V 系统的【de】输出能够被补偿，留给噪声【shēng】或元件容差【chà】的余【yú】地也【yě】很小或【huò】者【zhě】没有。我们需要的是【shì】能够补偿输【shū】出并【bìng】加大【dà】高低输出【chū】电【diàn】压差的电路。

输出电【diàn】压规范确定【dìng】后，就已经【jīng】假定：高输出驱动的是【shì】输出【chū】和地之【zhī】间的【de】负载，而低输【shū】出驱动的是 3.3V和输【shū】出之间的负载。如果高电压阈值的负载实际【jì】上【shàng】是在输出和 3.3V 之间的话【huà】，那么【me】输出电压实际上要【yào】高得【dé】多，因为拉高输出的机【jī】制是负【fù】载电阻【zǔ】，而不是输出三【sān】极管。

如果我们设【shè】计一个【gè】二极【jí】管补【bǔ】偿【cháng】电【diàn】路 （见图 9-22），二极管 D1 的正向电压 （典型值 0.7V）将会使【shǐ】输出低电压【yā】上升，在 5V CMOS 输入得到 1.1V 至1.2V 的低【dī】电压。它安全地处于【yú】 5V CMOS 输入的低输入【rù】电压【yā】阈值之下。输出高电压由上【shàng】拉电阻和连【lián】至3.3V 电源的二【èr】极管【guǎn】 D2 确定。这使得输出高电【diàn】压大约比 3.3V 电源高 0.7V，也就是【shì】 4.0 到【dào】 4.1V，很安全【quán】地在 5V CMOS 输入阈值 （3.5V）之【zhī】上。

注【zhù】：为了使电路工作【zuò】正常，上拉电阻必须显著小于 5V CMOS 输【shū】入【rù】的输入电阻【zǔ】，从而【ér】避免由于【yú】输入端【duān】电阻分压【yā】器效应而导致的输出【chū】电压下降。上拉电阻还必须足够【gòu】大【dà】，从而确保加载【zǎi】在 3.3V 输出上的电流在器件规范【fàn】之【zhī】内【nèi】。

技巧八：3.3V→5V使用电压比较器

比较器的基本工作如下：

• 反相 （-）输入【rù】电压大【dà】于同相 （+）输入电压时【shí】，比较器输出切换到 Vss。

• 同相 （+）输入端电压大于反相 （-）输入【rù】电压【yā】时，比较器输出【chū】为高电平。

为了保持 3.3V 输出的极性， 3.3V 输【shū】出【chū】必须连接【jiē】到比较器的同相【xiàng】输入端。比较器【qì】的反相输入【rù】连接到由 R1 和 R2 确定的参【cān】考【kǎo】电压处，如图 9-22 所示【shì】。

计算 R1 和 R2

R1 和 R2 之比取决于输入信号的逻辑电平。对于3.3V 输出，反相电压应该置于VOL 与VOH之间的中点电【diàn】压。对于【yú】 LVCMOS 输【shū】出【chū】，中【zhōng】点电【diàn】压【yā】为【wéi】：

如果 R1 和 R2 的逻辑电平关系如下，

若 R2 取值为 1K，则 R1 为 1.8K。

经过适当连接【jiē】后的运算放【fàng】大器【qì】可以用作比较器，以【yǐ】将 3.3V 输入信号转换【huàn】为 5V 输出信号。这是利用【yòng】了比较器的特性【xìng】，即【jí】：根据 “反相【xiàng】”输【shū】入与 “同相【xiàng】”输【shū】入之间的压差幅值，比较器迫使【shǐ】输【shū】出【chū】为【wéi】高（VDD）或低 （Vss）电平。

注：要使【shǐ】运【yùn】算放大器在【zài】 5V 供电【diàn】下正【zhèng】常工作，输出必须具有【yǒu】轨到轨驱动能力。

技巧九：5V→3.3V直接连接

通常 5V 输出【chū】的 VOH 为 4.7 伏， VOL 为 0.4 伏；而通常【cháng】 3.3V LVCMOS 输入的 VIH 为【wéi】 0.7 x VDD， VIL为【wéi】 0.2 x VDD。

当 5V 输【shū】出驱动为低时，不会有问题，因【yīn】为【wéi】 0.4 伏的输【shū】出小于 0.8 伏的【de】输入阈值【zhí】。当【dāng】 5V 输出为高时， 4.7 伏的【de】 VOH 大于 2.1 伏 VIH，所以，我们可【kě】以【yǐ】直接【jiē】把两个引脚相连，不会【huì】有【yǒu】冲突，前提【tí】是3.3V CMOS 输出能【néng】够耐受 5 伏电压。

如【rú】果 3.3V CMOS 输【shū】入不【bú】能耐受 5 伏电压，则将出现问题，因为超出了【le】输入【rù】的【de】最大电压规范。可能的【de】解决方案请参见技巧 9-22。

技巧十：5V→3.3V使用二极管钳位

很多厂商都【dōu】使用钳位二【èr】极管【guǎn】来保【bǎo】护器件的 I/O 引脚，防止引脚上的电压超过【guò】最大允许电压规范。钳位二极管【guǎn】使引脚上的【de】电【diàn】压不会低于 Vss 超【chāo】过一个二极管压降，也不会高于 VDD 超过一个二【èr】极管压降【jiàng】。要【yào】使【shǐ】用钳位二【èr】极管【guǎn】来保【bǎo】护输入，仍然要关注流经钳位二极管的电流【liú】。流经钳位二极管的电流应该【gāi】始终比较小 （在微安数【shù】量【liàng】级上【shàng】）。如果【guǒ】流经钳位二极管的电流【liú】过大，就存在部件闭【bì】锁的危险。由【yóu】于5V 输出的源电【diàn】阻通常在 10Ω 左右【yòu】，因此仍需【xū】串【chuàn】联【lián】一个电【diàn】阻，限制流经【jīng】钳位二极管的电【diàn】流，如图 9-22所示。使用串联【lián】电阻的【de】后果是降低了【le】输入开关【guān】的【de】速度，因为引脚 （CL）上构成了 RC 时间常【cháng】数【shù】。

如果没【méi】有钳位二【èr】极管，可以在电【diàn】流中添加一个外部二极管，如【rú】图 9-22 所【suǒ】示。

技巧十一：5V→3.3V有源钳位

使用二【èr】极管钳位有一个问题，即它将向 3.3V 电【diàn】源注入电流。在具有高电流【liú】 5V 输出且轻载 3.3V 电源轨【guǐ】的设计中，这种【zhǒng】电【diàn】流注入可【kě】能【néng】会使 3.3V 电源电压超过 3.3V。为了避免这个问【wèn】题，可以用一个三极管来替【tì】代【dài】，三极管使过量的输出【chū】驱【qū】动【dòng】电流流向地，而不是 3.3V 电【diàn】源【yuán】。设【shè】计的电路如图 9-22 所【suǒ】示。

Q1的基【jī】极-发射极结所起的作【zuò】用与二【èr】极【jí】管钳位电路中【zhōng】的二极管相【xiàng】同。区别在【zài】于，发射【shè】极电流只【zhī】有百分之几流出基极【jí】进入 3.3V 轨【guǐ】，绝大部分【fèn】电流都流【liú】向集电极，再从【cóng】集电极【jí】无害【hài】地流入地。基极电流与【yǔ】集【jí】电极电流【liú】之比，由晶体【tǐ】管的电流增益决定，通常为10-400，取决于所使用的晶体管【guǎn】。

技巧十二：5V→3.3V电阻分压器

可以使用简单的电阻分【fèn】压器将 5V 器件的输出【chū】降低到适用于 3.3V 器件输【shū】入的【de】电平。这【zhè】种接口【kǒu】的等【děng】效电路如图 9-22 所示。

通常，源电阻 RS非【fēi】常小 （小【xiǎo】于 10Ω），如果选择的 R1 远【yuǎn】大于 RS 的【de】话，那么可以忽略 RS 对 R1 的影响【xiǎng】。在接收端，负载【zǎi】电【diàn】阻 RL 非常大 （大于500 kΩ），如果选【xuǎn】择的R2远小于RL的话【huà】，那么可以忽【hū】略 RL 对 R2 的影响。

在功【gōng】耗和瞬态【tài】时间之间存【cún】在取舍【shě】权衡。为了使接口电流的功耗需求最小，串联电【diàn】阻【zǔ】 R1 和【hé】 R2 应【yīng】尽可【kě】能大。但是，负载电【diàn】容 （由杂散电【diàn】容 CS 和 3.3V 器件的输入电容 CL 合成）可能会对输入信号的上升和【hé】下降【jiàng】时间产【chǎn】生不利影响。如果 R1 和 R2 过大，上【shàng】升和【hé】下降时间可【kě】能会【huì】过【guò】长而无法接【jiē】受。

如果【guǒ】忽略 RS 和【hé】 RL 的影响，则确定【dìng】 R1 和 R2 的【de】式子由下面的公式 9-22 给出。

公式 9-22 给出了确定上升和下降时间的公式。为便于电路分析，使用戴维宁等效计算来确定外加【jiā】电压 VA 和串联【lián】电阻 R。戴维【wéi】宁【níng】等效计算定义为【wéi】开路电压除以【yǐ】短路电流。根据公式 9-22 所施【shī】加【jiā】的【de】限【xiàn】制，对【duì】于图 9-22 所示【shì】电【diàn】路，确定的戴维宁【níng】等【děng】效【xiào】电阻 R 应为 0.66*R1，戴维宁等效电压 VA 应为0.66*VS。

例如，假设有下列条件存在：

• 杂散电容 = 30 pF

• 负载电容 = 5 pF

• 从 0.3V 至 3V 的最大上升时间 ≤ 1 μs

• 外加源电压 Vs = 5V

确定最大电阻的计算如公式 9-22 所示。

技巧十三：3.3V→5V电平转换器

尽管电平转换可以分立【lì】地进行，但通常使用集成解决方案较【jiào】受欢迎。电【diàn】平转【zhuǎn】换器的【de】使用【yòng】范围【wéi】比较广【guǎng】泛：有单向和双向配置【zhì】、不同的【de】电压【yā】转换和不同【tóng】的速度，供用户选择最【zuì】佳的解决方【fāng】案。

器件【jiàn】之间的板级通讯 （例如， MCU 至外设【shè】）通过 SPI 或 I2C来进行，这是最常见的。对于SPI，使【shǐ】用单向【xiàng】电平转换器比较合【hé】适；对于 I2C，就【jiù】需【xū】要使用【yòng】双向解决【jué】方案。下【xià】面的图 9-22 显示了这两【liǎng】种解决方案。

模拟

3.3V 至 5V 接口【kǒu】的【de】最后一【yī】项挑战是如何转【zhuǎn】换【huàn】模拟信号，使【shǐ】之跨越电源障碍。低电平【píng】信号可能不需【xū】要【yào】外部电路，但在 3.3V 与 5V 之间【jiān】传送信【xìn】号【hào】的【de】系统则会受到电源变化的影响。例如，在 3.3V 系统【tǒng】中，ADC转换1V峰值的模拟信号，其分辨率要比5V系统中 ADC 转【zhuǎn】换的高【gāo】，这是【shì】因为在 3.3V ADC 中，ADC 量程中更多的部分用于转换【huàn】。但另一方面，3.3V 系统中相对较【jiào】高的信号幅值【zhí】，与系统较【jiào】低【dī】的共模电压限制可能会发生冲突。

因此，为了补偿上述差异【yì】，可能需【xū】要某种接口【kǒu】电路。本【běn】节将讨【tǎo】论接口电【diàn】路，以帮助缓和信号在不同电源之间【jiān】转换的【de】问题。

技巧十四：3.3V→5V模拟增益模块

从 3.3V 电【diàn】源连接至 5V 时，需要提升模【mó】拟电压【yā】。33 kΩ 和 17 kΩ 电【diàn】阻设定【dìng】了运放的【de】增【zēng】益，从而【ér】在两【liǎng】端均【jun1】使用满量程。11 kΩ 电阻限制了流回 3.3V 电路的电流。

技巧十五：3.3V→5V模拟补偿模块

该模块用于补偿 3.3V 转换到 5V 的模拟电压。下面是将 3.3V 电源供电的模拟电压转换为【wéi】由 5V电【diàn】源供电。右上【shàng】方的 147 kΩ、 30.1 kΩ 电【diàn】阻以及【jí】+5V 电源，等效【xiào】于【yú】串联了【le】 25 kΩ 电阻的 0.85V 电压源。这个等效的 25 kΩ 电阻、三【sān】个 25 kΩ 电阻以及运放构【gòu】成了增【zēng】益为 1 V/V 的【de】差动放大器。0.85V等效【xiào】电【diàn】压源将出现在输入端的任何信号向上平移相同的幅度；以【yǐ】 3.3V/2 = 1.65V 为中【zhōng】心【xīn】的信【xìn】号将同时以 5.0V/2 = 2.50V 为中心。左【zuǒ】上方的【de】电阻限制了【le】来自 5V 电路的【de】电流【liú】。

技巧十六：5V→3.3V有源模拟衰减器

此技巧使【shǐ】用运【yùn】算放大器衰减从 5V 至 3.3V 系统【tǒng】的【de】信号幅值。

要将 5V 模拟信【xìn】号转换【huàn】为 3.3V 模拟信号，最简单的方法是使用 R1:R2 比值为【wéi】 1.7:3.3 的电阻【zǔ】分压【yā】器。然【rán】而，这种方法存在一【yī】些【xiē】问【wèn】题【tí】。

1）衰减器可能会接至容性负载，构成不期望得到的低通滤波器。

2）衰减器电路可能需要从高阻抗源驱动低阻抗负载。

无论是哪种情形，都需要运算放大器用以缓冲信号。

所需的运放电路是单位增益跟随器 （见图 9-22）。

电路输出电压与加在输入的电压相同。

为了把 5V 信号转换为较低【dī】的 3V 信号，我【wǒ】们只【zhī】要加【jiā】上电阻衰减器即可。

如【rú】果电【diàn】阻分【fèn】压器位于单位增益跟随器【qì】之前，那【nà】么【me】将为 3.3V 电路提供最低的【de】阻抗。此外，运放【fàng】可以【yǐ】从3.3V 供电，这将节省一【yī】些功耗。如果【guǒ】选择的 X 非常大的话， 5V 侧的【de】功耗可以最大限度【dù】地减小。

如果【guǒ】衰减【jiǎn】器位【wèi】于单位【wèi】增益跟随器之【zhī】后，那【nà】么对 5V源【yuán】而言就有最高的阻抗【kàng】。运放必须从 5V 供电，3V 侧【cè】的阻抗将取决于 R1||R2 的【de】值。

技巧十七：5V→3.3V模拟限幅器

在将 5V 信号传送给 3.3V 系统时，有时可【kě】以将衰【shuāi】减用作【zuò】增益。如果期望的信号小于 5V，那么把【bǎ】信号直接送入 3.3V ADC 将【jiāng】产生较【jiào】大的转【zhuǎn】换值【zhí】。当信号接近 5V 时就会出【chū】现【xiàn】危险。所以，需要【yào】控制【zhì】电压越限的方法，同【tóng】时不影响正常范【fàn】围中的电压。这【zhè】里将讨论三种实现【xiàn】方法【fǎ】。

1. 使用二极管，钳位过电压至 3.3V 供电系统。

2. 使用齐纳二极管，把电压钳位至任何期望的电压限。

3. 使用带二极管的运算放大器，进行精确钳位。

进行过电压钳位【wèi】的最简单【dān】的方法，与【yǔ】将【jiāng】 5V 数字信【xìn】号连接【jiē】至【zhì】 3.3V 数字【zì】信号【hào】的【de】简【jiǎn】单方【fāng】法完全相同。使用电阻【zǔ】和二极管，使【shǐ】过量电流流入 3.3V 电源。选用的电阻值必须能够保护二极管和 3.3V 电源，同【tóng】时还不会对【duì】模拟【nǐ】性能造成负面【miàn】影响。如果【guǒ】 3.3V 电源的阻抗太低，那么【me】这种类型【xíng】的钳【qián】位可能【néng】致使3.3V 电源电压【yā】上升。即使 3.3V 电源有【yǒu】很好的低【dī】阻【zǔ】抗，当二极管【guǎn】导【dǎo】通时，以【yǐ】及在频率足够高【gāo】的情【qíng】况下，当【dāng】二极管没有导通时【shí】 （由于有跨越二极管的寄生【shēng】电容），此类钳位都将使输【shū】入信号向 3.3V 电源施加噪声。

为了防止【zhǐ】输入信号对电源造成影响，或者【zhě】为了使【shǐ】输入应对较大的瞬态电流时更为从容，对前述方法稍加变化，改用【yòng】齐纳【nà】二【èr】极管。齐纳二极【jí】管的速度通常要比第【dì】一【yī】个电路【lù】中【zhōng】所【suǒ】使用的快速信【xìn】号二极管【guǎn】慢。不过，齐纳钳位一般【bān】来说更为结【jié】实，钳位【wèi】时【shí】不【bú】依赖于电源的【de】特性参数。钳位的大【dà】小取决于流经二【èr】极管的电流。这由 R1 的值决定【dìng】。如果【guǒ】 VIN 源的输出【chū】阻抗足够大的【de】话，也可【kě】不需要 R1。

如果需要不依赖于电源的更为精确的【de】过电压【yā】钳【qián】位，可以使用运【yùn】放来得到精密二极管。电【diàn】路【lù】如图【tú】 9-22所示。运放补偿了二极管的【de】正向压降，使【shǐ】得电压【yā】正好【hǎo】被钳位在运放的同【tóng】相输入端【duān】电源【yuán】电压上。如果运放【fàng】是轨到【dào】轨的话【huà】，可以用 3.3V 供电。

由于钳位是通过运放来进行的，不会影响到电源。

运放不【bú】能改【gǎi】善低电压电路中出【chū】现的【de】阻抗【kàng】，阻抗仍为R1 加上源电路阻抗。

技巧十八：驱动双极型晶体管

在驱动【dòng】双极型晶体管时，基极 “驱【qū】动【dòng】”电流和正【zhèng】向电流增益 （Β/hFE）将决定晶【jīng】体管将吸纳多少电流。如【rú】果【guǒ】晶体管【guǎn】被单片机I/O 端口驱动，使用端口电压和端口【kǒu】电流上【shàng】限【xiàn】 （典型值 20 mA）来【lái】计算【suàn】基极驱【qū】动电流。如果使用的是 3.3V 技术，应改用阻值较小的基极【jí】电流限流电阻，以确【què】保【bǎo】有足够【gòu】的基极驱动【dòng】电流使晶体管饱【bǎo】和。

RBASE的【de】值取【qǔ】决于单片机电源电压。公式9-22 说明了如何计算【suàn】 RBASE。

如果将双【shuāng】极型晶体管【guǎn】用作开关，开启或【huò】关闭【bì】由单【dān】片【piàn】机 I/O 端【duān】口引脚控制的负载，应【yīng】使用最小的 hFE规范和裕度，以确保器件完全饱和。

3V 技术示例：

对于这【zhè】两【liǎng】个示【shì】例，提高基极电【diàn】流留出裕度是【shì】不错的做法。将 1 mA 的基极电流驱动至 2 mA 能确保【bǎo】饱和【hé】，但【dàn】代【dài】价是提高了输入功耗。

技巧十九：驱动N沟道MOSFET晶体管

在选择与 3.3V 单片机配【pèi】合使用的外【wài】部【bù】 N 沟道【dào】MOSFET 时，一定要小心。MOSFET 栅极【jí】阈值电压表明了【le】器件完全饱和的能力。对于【yú】 3.3V 应用，所选【xuǎn】 MOSFET 的额定导通电阻应针对【duì】 3V 或更小的【de】栅极驱动【dòng】电压。例【lì】如【rú】，对于【yú】具有 3.3V 驱动的100 mA负【fù】载，额定漏【lòu】极【jí】电流【liú】为250 μA的FET在【zài】栅【shān】极 - 源极【jí】施加 1V 电压【yā】时，不一定能提【tí】供满【mǎn】意的结果。在从 5V 转换到 3V 技术时，应仔细检查栅极- 源极【jí】阈值和导通电【diàn】阻特性参数，如【rú】图 9-22 所示。稍【shāo】微【wēi】减【jiǎn】少栅极驱【qū】动电压，可以显著减小漏电流。

对【duì】于 MOSFET，低【dī】阈值器件较【jiào】为常见，其漏－源电【diàn】压【yā】额定值低于 30V。漏－源额定电压【yā】大于【yú】 30V的 MOSFET，通【tōng】常具有【yǒu】更高的阈值电压 （VT）。

如表 9-22 所示【shì】，此 30V N 沟道 MOSFET 开【kāi】关的阈值【zhí】电压【yā】是 0.6V。栅极施加 2.8V 的电压时，此【cǐ】MOSFET 的【de】额定电阻是 35 mΩ，因此，它非常【cháng】适用【yòng】于 3.3V 应用。

对于 IRF7201 数据手册中的规范，栅极阈值【zhí】电压【yā】最【zuì】小值规定为 1.0V。这并不意味着器件可【kě】以用【yòng】来【lái】在1.0V 栅【shān】 - 源电压时【shí】开关电流，因为对于【yú】低于 4.5V 的VGS （th），没有说明【míng】规范。对于需【xū】要低开关电阻的 3.3V 驱动的应用，不建【jiàn】议使用 IRF7201，但它可以用于 5V 驱动应用。

审核编辑：汤梓红